# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: June 19, 2003

Application Number: No. 2003-174748 [ST.10/C]: [JP 2003-174748]

Applicant(s) MITSUMI ELECTRIC CO., LTD.

January 7, 2004

Commissioner,

Japan Patent Office Yasuo Imai (Seal)

Certificate No.2003-3109231



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 6月19日

出 願 番 号 Application Number:

特願2003-174748

[ST. 10/C]:

[JP2003-174748]

出 願 人
Applicant(s):

ミツミ電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 7日





【書類名】

特許願

【整理番号】

07X12504-0

【提出日】

平成15年 6月19日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 23/00

【発明者】

【住所又は居所】

神奈川県厚木市酒井1601 ミツミ電機株式会社厚木

事業所内

【氏名】

脇 直純

【特許出願人】

【識別番号】

000006220

【氏名又は名称】 ミツミ電機株式会社

【代理人】

【識別番号】

100070150

【弁理士】

【氏名又は名称】

伊東 忠彦

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 複数系統の高周波信号を入出力する半導体集積回路装置において、

前記高周波信号を入出力する第1外部端子の間に前記第1外部端子より高イン ピーダンスの第2外部端子を配置し、

前記第2外部端子に一端を接続され他端を所定電位とされた容量素子を 設けたことを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置において、

前記第2外部端子は、D映像端子接続確認用またはD映像端子判別用の外部端子であることを特徴とする半導体集積回路装置。

【請求項3】 請求項1記載の半導体集積回路装置において、

前記第2外部端子は、S映像端子接続確認用またはS映像端子判別用の外部端子であることを特徴とする半導体集積回路装置。

【請求項4】 請求項1乃至3のいずれか記載の半導体集積回路装置において、

前記高周波信号は、映像信号であることを特徴とする半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体集積回路装置に関し、特に、複数系統の高周波信号を入出力する半導体集積回路装置に関する。

[0002]

【従来の技術】

映像信号等の高周波信号を入出力する半導体集積回路装置では、半導体集積回路の外部端子間の浮遊容量の影響により、高周波信号を入出力する外部端子間のクロストークが問題となる。このため、通常は高周波信号を入出力する2つの外部端子間に電源Vccの外部端子や接地GNDの外部端子のような低インピーダ

ンスの外部端子を配置している。

#### [0003]

図6は、従来の半導体集積回路装置の一例の平面図を示す。同図中、半導体集積回路装置本体10の外周縁には複数の外部端子12a~12xが設けられている。このうち、外部端子12a,12c,12eは映像信号が入力または出力する外部端子である。外部端子12a,12c間の外部端子12bは電源Vccを入力する外部端子とされ、外部端子12c,12e間の外部端子12dは接地GNDを入力する外部端子とされている。

#### [0004]

#### 【発明が解決しようとする課題】

半導体集積回路装置に入出力する映像信号の数(系統数)が増加した場合、電源 V c c や接地 G N D のような低インピーダンスの外部端子数が不足し、不足分だけ低インピーダンスの外部端子を追加しなければならず、外部端子数が増加するという問題があった。また、映像信号の外部端子間に低インピーダンスの外部端子を配置するために、外部端子の配置の自由度が低いという問題があった。

#### [0005]

本発明は、上記の点に鑑みなされたもので、低インピーダンスの外部端子数を 増加することなくクロストークを低減できる半導体集積回路装置を提供すること を目的とする。

#### [0006]

#### 【課題を解決するための手段】

請求項1に記載の発明は、複数系統の高周波信号を入出力する半導体集積回路 装置において、

前記第2外部端子( $22_5$ ,  $22_7$ ,  $22_9$ ,  $22_{11}$ )に一端を接続され他端を所定電位とされた容量素子を設けたことにより、

#### [0007]

請求項2に記載の発明では、第2外部端子( $22_5$ ,  $22_7$ ,  $22_9$ ,  $22_1$ 1)は、D映像端子接続確認用またはD映像端子判別用の外部端子であることにより、請求項1の発明を実現できる。

#### [0008]

請求項3に記載の発明では、第2外部端子( $22_5$ ,  $22_7$ ,  $22_9$ ,  $22_1$  1)は、S映像端子接続確認用またはS映像端子判別用の外部端子であることにより、請求項1の発明を実現できる。

#### [0009]

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、 一例にすぎず、図示の態様に限定されるものではない。

#### [0010]

#### 【発明の実施の形態】

#### $[0\ 0\ 1\ 1]$

外部端子22<sub>1</sub>は電源Vccを入力する外部端子とされ、外部端子22<sub>2</sub>,22<sub>4</sub>間の外部端子22<sub>3</sub>は接地GNDを入力する外部端子とされている。また、電源Vccを入力する外部端子とされ、外部端子22<sub>4</sub>,22<sub>6</sub>間の外部端子22<sub>5</sub>はD端子接続確認用の外部端子、外部端子22<sub>6</sub>,22<sub>8</sub>間の外部端子22<sub>7</sub>及び外部端子22<sub>8</sub>,22<sub>10</sub>間の外部端子22<sub>9</sub>及び外部端子22<sub>10</sub>,22<sub>12</sub>に隣接する外部端子22<sub>11</sub>それぞれはD端子判別用の外部端子とされている。

#### [0012]

なお、「D端子」は「D映像端子」を略した一般的な呼び方であり、D端子接続確認用の外部端子 225 は、D端子ケーブルが接続されると接地 GNDの外部端子と短絡されることで、D端子ケーブルの接続有無を検出する。D端子判別用の外部端子 227, 229, 2211 は、それぞれの電圧が 5 V か 2 . 2 V か 0 V かによって映像フォーマットとアスペクト比を識別する。つまり、外部端子 25, 227, 229, 2211 は直流電圧が検出できれば良い。

#### [0013]

図2は、本発明の半導体集積回路装置の内部でD端子接続確認用またはD端子判別用の外部端子225, 227, 229,  $22_{11}$ が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子30にはダイオードD1のアノード、ダイオードD2のカソード、pnpトランジスタQ1のベース及びコンデンサC1の一端が接続されている。

#### $[0\ 0\ 1\ 4]$

ダイオードD1のカソードは電源Vccに接続され、ダイオードD2のアノードは接地されている。トランジスタQ1のエミッタは定電流源32を介して電源Vccに接続されており、このエミッタ出力が後続回路に供給される。コンデンサC1の他端は接地されている。

#### [0015]

従来はコンデンサC1が設けられておらず外部端子30は高インピーダンス(直流抵抗略100k $\Omega$ )であったが、コンデンサC1(例えば静電容量10pF)を設けたことにより、外部端子30に供給される映像信号に対し低インピーダンスとされている。D端子接続確認用及びD端子判別用の外部端子 $22_1$ ,  $22_$ 

#### $[0\ 0\ 1\ 6]$

図3は、本発明の半導体集積回路装置の内部で映像信号入力用の外部端子222,224,226,228,2210,2212が接続されるインターフェース回路の一実施例の回路図を示す。同図中、外部端子40にはダイオードD11

のアノード、ダイオードD12のカソード、npnトランジスタQ12のベース 及び抵抗R1の一端が接続されている。

#### [0017]

ダイオードD11のカソードは電源Vccに接続され、ダイオードD12のア ノードは接地されている。抵抗R1の他端はnpnトランジスタQ11のエミッ タ及び抵抗R2の一端に接続され、抵抗R2の他端は接地されている。トランジ スタQ11はコレクタを電源Vccに接続され、ベースには定電圧源42から所 定電圧が印加されている。

#### [0018]

トランジスタQ12のコレクタは抵抗R3を介して電源Vccに接続され、トランジスタQ12のエミッタはnpnトランジスタQ13のベースに接続されている。トランジスタQ13はベース・エミッタ間を抵抗R4で接続され、コレクタは電源Vccに接続され、エミッタは定電流源44を介して接地されており、このエミッタ出力が後続回路に供給される。外部端子40のインピーダンスは直流抵抗75Ωである。

#### [0019]

図 4 は、本発明の半導体集積回路装置の外部端子の等価回路図を示す。同図中、外部端子 2 2 8 に映像信号が入力される。外部端子 2 2 8 , 2 2  $_1$  0 それぞれの直流抵抗R a ,R b は 7 5  $_1$  0 であり、外部端子 2 2  $_2$  の直流抵抗R c は 1 0 0 k  $_1$  であり、外部端子 2 2  $_2$  は静電容量 1 0  $_1$  F のコンデンサ C 1 を介して接地されている。外部端子 2 2  $_2$  8 , 2 2  $_2$  間には浮遊容量 C a が存在し、外部端子 2 2  $_2$  9 , 2 2  $_1$  0 間には浮遊容量 C b が存在する。なお、C a ,C b の静電容量は略 0 . 5  $_1$  F である。

#### [0020]

この場合、外部端子228から外部端子22<sub>10</sub>に漏れる高周波信号のクロストークを図5に実線で示す。図5においては、周波数略30MHz以下でクロストークは-70dB以下となり、最大周波数が30MHzである映像信号のクロストークはほとんど無視できる。これに対し、外部端子22<sub>9</sub>のコンデンサC1を削除した場合、外部端子22<sub>8</sub>から外部端子22<sub>10</sub>に漏れる高周波信号のク

ロストークは図5に破線で示すように、周波数3.5MHz以上でクロストークが-70dBを超え、映像信号のクロストークは無視できない。

#### [0021]

なお、上記実施例では、D映像端子を例に説明したが、半導体集積回路装置 2 0 が S 映像端子を持つ場合も、映像信号が入力(または出力)される外部端子の他に、S 端子接続確認用の外部端子と S 端子判別用の外部端子があるので、これら S 端子接続確認用と S 端子判別用の外部端子を映像信号が入出力される外部端子の間に配置し、 S 端子接続確認用と S 端子判別用の外部端子それぞれにコンデンサを設け低インピーダンス化しても良く、上記実施例に限定されない。

#### [0022]

#### 【発明の効果】

上述の如く、請求項1に記載の発明は、高周波信号を入出力する第1外部端子の間に前記第1外部端子より高インピーダンスの第2外部端子を配置し、第2外部端子に一端を接続され他端を所定電位とされた容量素子を設けたことにより、高周波信号を入出力する第1外部端子の間のクロストークを低減することができ、かつ、低インピーダンスの外部端子の増加を防止できる。

#### [0023]

また、請求項2に記載の発明では、第2外部端子は、D映像端子接続確認用またはD映像端子判別用の外部端子であることにより、請求項1の発明を実現できる。

#### [0024]

また、請求項3に記載の発明では、第2外部端子は、S映像端子接続確認用またはS映像端子判別用の外部端子であることにより、請求項1の発明を実現できる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の半導体集積回路装置の一例の平面図である。

#### 【図2】

本発明の半導体集積回路装置の内部でD端子接続確認用またはD端子判別用の

外部端子が接続されるインターフェース回路の一実施例の回路図である。

### 【図3】

本発明の半導体集積回路装置の内部で映像信号入力用の外部端子が接続されるインターフェース回路の一実施例の回路図である。

#### 【図4】

本発明の半導体集積回路装置の外部端子の等価回路図である。

#### 【図5】

外部端子間のクロストークの特性図である。


#### 【図6】

従来の半導体集積回路装置の一例の平面図である。


#### 【符号の説明】

- 20 半導体集積回路装置本体
- 221~22n, 30 外部端子
- 32,42 定電流源
- C1 コンデンサ
- D1~D12 ダイオード
- Q1~Q13 トランジスタ
- R1~R4 抵抗


【書類名】図面【図1】




【図2】




【図3】




【図4】



【図5】







【書類名】 要約書

【要約】

【課題】 本発明は、低インピーダンスの外部端子数を増加することなくクロストークを低減できる半導体集積回路装置を提供することを目的とする。

【選択図】 図4

# 特願2003-174748

## 出願人履歴情報

識別番号

[000006220]

1. 変更年月日 [変更理由] 2003年 1月 7日

住所変更

住 所 氏 名 東京都多摩市鶴牧2丁目11番地2

ミツミ電機株式会社